This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.





PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995	no persons		on of infor	mation unless it displays a valid OMB control number.			
		Application Number	10/604,5	508			
TRANSMITTAL		Filing Date	07/28/20	003			
FORM		First Named Inventor	Shih-Huang Huang 2818				
(to be used for all correspondence after initial	filing)	Art Unit					
		Examiner Name	Auduon	g, Genenghia			
Total Number of Pages in This Submission	5	Attorney Docket Number	MTKP00	053USA			
	ENCI	OSURES (Check all that	t apply)				
		Check all that	t appry)	After Allowance communication			
Fee Transmittal Form		Orawing(s)		to Technology Center (TC)			
Fee Attached	╽Ш↗	icensing-related Papers		Appeal Communication to Board of Appeals and Interferences			
Amendment/Reply		Petition		Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)			
After Final		Petition to Convert to a Provisional Application		Proprietary Information			
Affidavits/declaration(s)		Power of Attorney, Revocation Change of Correspondence Addre	220	Status Letter			
l <u>—</u> ``		Ferminal Disclaimer	C33	Other Enclosure(s) (please			
Extension of Time Request				Identify below): 1.PETITION - Correction of Foreign Priority			
Express Abandonment Request	片 '	Request for Refund		Papers and New Declaration			
Information Disclosure Statement		CD, Number of CD(s)		2.Declaration			
Certified Copy of Priority Document(s)	Remar	KS					
Response to Missing Parts/ Incomplete Application	·						
Response to Missing Parts under 37 CFR 1.52 or 1.53			r				
		· .					
 	TURE O	F APPLICANT, ATTORN	EY, O	RAGENT			
Firm Winston Hsu, Reg.	No.: 41,5	526					
Individual name	_/_	- / , ,					
Signature	100	mos bei	4				
Date	132	1>004					
C	ERTIFIC	ATE OF TRANSMISSION	/MAIL	ING			
				ed with the United States Postal Service with O. Box 1450, Alexandria, VA 22313-1450 on			
Typed or printed name				,			
Signature	_			Date			

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

5 Applicant: Shih-Huang Huang

Examiner:

Auduong, Genenghia

Recordation Date: 07/28/2003

Art Unit:

2818

Serial No.:

10/604,508

Docket No.:

MTKP0053USA

Date: 3/30/2004

Title:

Pre-Charge and Sense-Out Circuit for Differential Type ROM

10

To:

Commissioner for Patents

P.O. BOX 1450

Alexandria, VA 22313-1450

15 Subject: Correction of Foreign Priority Papers and New Declaration

Dear Sir or Madam,

Due to a clerical error, the foreign priority papers originally filed with the 20 above-identified application are incorrect. Please accept the accompanying Taiwan ROC application 092107926 as a replacement for the originally filed foreign priority papers, and please accept the accompanying new declaration complying with 37 CFR 1.63.

25 Sincerely,

Winston Hsu, Patent Agent No. 41,526

30 P.O. BOX 506

Merrifield, VA 22116

U.S.A.

e-mail: winstonhsu@naipo.com.tw

04/02/2004 WABRHAM1 00000093 500801

10604508

01 FC:1460

130.00 DA

1

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

TRADader the Paperwork Reduction Act of 199	5, no persons are requir	red to re	espond to a collection of info	ormation unless it displays a valid OMB control in	nerci number					
FFF TDANG	ATTINA	. 1	Complete if Known							
FEE TRANS		ᆫ	Application Number	10/604,508						
for FY 2	2004		Filing Date	07/28/2003						
Effective 10/01/2003, Patent fees are si			First Named Inventor	Shih-Huang Huang						
		·	Examiner Name	Auduong, Genenghia						
Applicant claims small entity status.	See 37 CFR 1.27		Art Unit	2818						
TOTAL AMOUNT OF PAYMENT (\$) 130.00			Attorney Docket No.	MTKP0053USA						
METHOD OF PAYMENT (check	k all that apply)	Π	FEE CALCULATION (continued)							
Check Credit card Money	Other None	3. A	DDITIONAL FEES							

METHOD OF PAYMENT (check all that apply)	Ī	FEE CALCULATION (continued)						
Check Credit card Money Other None	3. AI	DDITI	ONAL	. FEE	S			
Deposit Account:	<u>Large E</u>	Entity	Small	Entity				
Deposit — Deposi	Fee Code			Fee (\$)	Fee Description			
Account 50-0801	1051	(\$) 130	2051	• •	Surcharge - late filing fee or oath	Foo-Poid		
Number Deposit	1051	50	2052		Surcharge - late mining fee of oath	P		
Account Name North America International Patent Office		55			cover sheet			
The Director is authorized to: (check all that apply)	1053	130	1053		Non-English specification	 		
Charge fee(s) indicated below Credit any overpayments		2,520	1812 2	•	For filing a request for ex parte reexamination	\vdash		
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804		Requesting publication of SIR prior to Examiner action			
Charge fee(s) indicated below, except for the filing fee	1805	1,840*	1805		Requesting publication of SIR after			
to the above-identified deposit account.	J	` <u> </u>			Examiner action	\vdash		
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	 		
1. BASIC FILING FEE	1252	420	2252	210	Extension for reply within second month			
Large Entity Small Entity	1253	950	2253	475	Extension for reply within third month			
Fee Fee Fee Fee Fee Description Fee Paid Code (\$)	1254	1,480	2254	740	Extension for reply within fourth month	\vdash		
1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	 		
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal			
1003 530 2003 265 Plant filing fee	1402	330	2402	165	Filing a brief in support of an appeal	<u> </u>		
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	L		
1005 160 2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding			
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable			
	1453	1,330	2453	665	Petition to revive - unintentional			
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501	1,330	2501	665	Utility issue fee (or reissue)			
Extra Claims below Fee Paid	1502	480	2502	240	Design issue fee			
Total Claims	1503	640	2503	320	Plant issue fee			
Claims	1460	130	1460	130	Petitions to the Commissioner	130.00		
	1807	50	1807	' 50	Processing fee under 37 CFR 1.17(q)			
Large Entity Small Entity Fee Fee Fee Fee Fee Description	1806	180	1806		Submission of Information Disclosure Stmt			
Code (\$) Code (\$)	8021	40	8021	40	Recording each patent assignment per property (times number of properties)			
1202	1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))			
1203 290 2203 145 Multiple dependent claim, if not paid	1810	770	2810	385	For each additional invention to be			
1204 86 2204 43 ** Reissue independent claims	ļ				examined (37 CFR 1.129(b))			
over original patent	1801	770	2801		Request for Continued Examination (RCE)	L		
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application			
SUBTOTAL (2) (\$) 0.00	Other	fee (sp	ecify) _					
**or number previously paid if greater: For Reissues, see above	*Redu	iced by	Basic F	filing Fo	ee Paid SUBTOTAL (3) (\$) 130.0	oo l		

or number prev	lously paid, if greater, i	Ur Merssues, se			_ (σ) (φ)			
SUBMITTED BY						(Complete	(if applicable))	
Name (Print/Type)	Winston Hsu Registration No. (Attorney/Agent) 41,526					Telephon	9 886289237350	
Signature		MU	relo	n Ha	4	Date	3/30/20	TO V

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



OMBINED DECLARATION AND POWER OF ATTORNEY

As a below named inventor, I hereby declare that:

I believe I am the sole (if only one name appears below), or joint (if more than one name appears), original and first inventor of the subject matter which is claimed and for which a patent is sought on the invention entitled:

"PRE-CHARGE AND SENSE-OUT CIRCUIT FOR DIFFERENTIAL TYPE ROM"

	The specification for the above entitled invention is filed herewith.										
+	The specification for the above entitled invention was filed previously										
with app	olication serial number: 10/604,508 Filing Date: 2003/7/2	8.									
spo	I hereby state that I have reviewed and understand the contents of the above identification, including the claims, as amended by any amendment referred to above.	fied									
Reg appl to tl	I acknowledge the duty to disclose information which is material to the patentability invention disclosed in this application in accordance with Title 37, Code of Fede gulations, Section 1.56 (a). I further acknowledge the duty in any continuation-in-palication to disclose to the Patent and Trademark Office all information known to be mater the patentability of the invention disclosed in this application, as defined in 1.56, which ame available to me between the filing date of the prior application and the filing date of the	ral art ial ich									

PRIORITY CLAIM

	There is no	claim of prior	ity									
+	Claim of pri	Claim of priority is based on the following:										
	Filina	no. in	Taiwan,	R.O.C.:	092107926							
	,				2003/4/7							
	J											

POWER OF ATTORNEY

As a named inventor, I hereby appoint the following attorneies to prosecute this application and to transact all related business in the Patent and Trademark Office:

Winston Hsu

application.

Registration# 41,526

P.O. Box 506, Merrifield, Virginia 22116, U.S.A

E-mail: winstonhsu@naipo.com.tw

TEL: +886-2-89237350 *100



DECLARATION

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment or both under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued hereon.

Date:		Shih - Huang Huang
P	Printed Name: ost Office Address: and Residence Citizen of:	Shih-Huang Huang No. 22, Lane 210, Tung-Nan St., Hsin-Chu City, Taiwan, R.O.C. R.O.C.



PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	ications:	Foreign Filing Date	Priority	Certified Copy Attached? YES NO			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	YES	NO		
092107926	Taiwan R.O.C	04/07/2003					
	·						

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



MTK-53

입인 입인 입인 입인



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC/AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 04 月 07 日

Application Date

申 請 案 號: 092107926

Application No.

Applicant(s)

선당 인도 인도 인도 인도 인도 인도 인도 인도 인도 인을 인도 인도 인도 인도 인도 인도 인도

哥

Director General







Issue Date

發文字號: 09220933460

Serial No.

申請日期:	IPC分類	
申請案號:		

1 44 35 300		
(以上各欄	由本局填	發明專利說明書
_	中文	差動式唯讀記憶體之預先充電及感測電路
發明名稱	英文	PRECHARGE AND SENSE OUT CIRCUIT FOR DIFFERENTIAL TYPE ROM
	姓 名 (中文)	1. 黄世煌
=	姓 名 (英文)	1. Huang, Shih-Huang
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 新竹市東南街二一○巷一弄二十二號
	住居所 (英 文)	1. No. 22, Lane 210, Tung-Nan St., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 聯發科技股份有限公司
	名稱或 姓 名 (英文)	1. MediaTek Inc.
=	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市新竹科學工業園區創新一路13號1F (本地址與前向貴局申請者相同)
	(營業所) (英 文)	1.1F, No. 13, Innovation Road 1, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人(中文)	1. 蔡明介
	代表人 (英文)	l.Tsai, Ming-Kai

四、中文發明摘要 (發明名稱:差動式唯讀記憶體之預先充電及感測電路)

伍、(一)、本案代表圖為:第 2 圖 (二)、本案代表圖之元件代表符號簡單說明: 30 預先充電及感測電路 32 預先充電模組

六、英文發明摘要 (發明名稱:PRECHARGE AND SENSE OUT CIRCUIT FOR DIFFERENTIAL TYPE ROM)

A pre-charge and sense out circuit for differential type ROM. The ROM is capable of connecting to either a first bit line or a second bit line. The pre-charge and sense out circuit contains a pre-charging module electrically connected to the first and the second bit lines, for pre-charging the first and the second bit lines; a selecting module electrically connected





四、中文發明摘要 (發明名稱:差動式唯讀記憶體之預先充電及感測電路)

 34
 選擇模組
 36
 電荷分配模組

 38
 感測模組
 40
 記憶體單元陣列

 42
 記憶體單元

 44、46、48、50、60、62、64、66、68、70、78、

 80、82、84
 NMOS電晶體

 52、54
 電容

 56、58、72、74、76
 PMOS電晶體

六、英文發明摘要 (發明名稱:PRECHARGE AND SENSE OUT CIRCUIT FOR DIFFERENTIAL TYPE ROM)

to the first bit line, the second bit line, a first data line, and a second data line, for transmitting data according to a first control signal; a charge sharing module electrically connected to the first and the second data lines, for sharing electrical charges to the first and the second data lines; and a sensing module electrically connected to the first and the



四、中文發明摘要 (發明名稱:差動式唯讀記憶體之預先充電及感測電路)

六、英文發明摘要 (發明名稱:PRECHARGE AND SENSE OUT CIRCUIT FOR DIFFERENTIAL TYPE ROM)

second data lines, for sensing signals on the irst and the second data lines so as to generate an output signal.



回家(地區)申請專利 申請日期 案號 主張專利法第二十四條第 無 二、□主張專利法第二十五條之一第一項優先權: 申請案號: 由期: 三、主張本案條符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存與構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存號碼: □熱習該項技術者易於獲得,不須寄存。					、本案已向	一、本案
無 二、□主張專利法第二十五條之一第一項優先權: 申請案號: 無 日期: 三、主張本案條符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存機構: 寄存日期:	一項後間	主張專利法第二十四條第	案號	申請日期	家(地區)申請專利	國家(地
無 二、□主張專利法第二十五條之一第一項優先權: 申請案號: 無 日期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外:						
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存號碼: 無						
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存張碼: 無						
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存張碼: 無						
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存張碼: 無						
無 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存號碼:			た椎:	五條之一第一項傷	、□主張專利法第二十	二、□主
三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存號碼: 無			無			
四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存日期: 無		款但書規定之期間]第一款但書或[法第二十條第一項		
寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存品期: 無				M M M.		
寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存號碼:			無	於國外:	寄存國家: 寄存機構:	寄寄
寄存機構: 寄存日期: 無 寄存號碼:			ッ 字在機構):	於國內(本局所指 ;	寄存號碼:	寄
					寄存機構: 寄存日期:	寄名
				於獲得,不須寄存。		

五、發明說明 (1)

發明所屬之技術領域

本發明提供一種預先充電及感測電路,尤指一種使用於一差動式唯讀記憶體 (Differential Type ROM)、且包含有一電荷分配模組 (Charge Sharing Module)之預先充電及感測電路。

先前技術





五、發明說明 (2)

記憶體應用之領域非常廣泛,除了於一般個人電腦中發揮作為資料儲存裝置的功能之外,隨著資訊科技產業的日漸成熟,上述之各式各樣的記憶體均被大量地運用於如筆記型電腦、個人數位助理(Personal Digital Assistant, PDA)、行動電話、數位照相機等的電子產品當中,以作為上述各種電子產品儲存數位資料的工具。

一般來說,設置於一電子產品中之記憶體會依照該電子產品之控制訊號來進行下列數種主要之操作模式,即寫入模式(Write Mode or Program Mode)、消除模式(Erase Mode)、及讀取模式(Read Mode)。其中於寫(Erase Mode)、及讀取模式(Read Mode)。其中於寫(其中,該電子產品會依照上述控制訊號之指示將該記憶體中特定之儲存位址中所儲存之數位資料予以清除;而於讀取模式中,該電子產品則會依照上述控制訊號之指於讀取其中,該電子產品則會依照上述控制訊號之指於認記憶體中特定之儲存位址中所儲存之數位資料資訊。

在一記憶體當中,通常包含有一感測電路(Sense Out Circuit or Sensing Amplifier),電連接於該記 憶體中用來儲存數位資料之記憶體單元陣列,以依照控





五、發明說明 (3)

制訊號之指示將該記憶體單元陣列中特定之儲存位址所 儲存的資料讀取出來。在 2001 IEEE International SOI Conference, 10/01發表文件第 $143\sim144$ 頁中即揭露了一 感測電路之架構,請參閱圖一,圖一中顯示習知技術之 差動式唯讀記憶體(Differential Type ROM)的感測電路之電路圖。於圖一中,該差動式唯讀記憶體包含有一 感測電路 10及一記憶體單元陣列 20,其中記憶體單元陣 列 20包含有複數個記憶體單元 22,記憶體單元 22之位址 係經由複數條字元線(Word Line)WL \sim W1 及複數對位 元線(BL₁₁、BL₁₂)~(BL_{m1}、BL_{m2})來定義,亦即每一條 子元線及每一對位元線之交叉處均具有一記憶體單元 22電連接至該字元線及該對位元線。

於圖一中,記憶體單元 22係由二 NMOS電晶體所組成,於將資料寫入記憶體單元 22之前,該二 NMOS電晶體之源極均接地,其閘極均電連接於該字元線,而其汲極則分別電連接於該對位元線之其中一條(例如於圖一中位於左邊之 NMOS電晶體電連接於左邊之位元線,位於右邊之 NMOS電晶體則電連接於右邊之位元線)。當欲將邏輯資料寫入記憶體單元 22時,則須將該二 MOS電晶體與位入線之間之連結截斷(例如用雷射光燒斷,於圖一中係以X記號代表連結被截斷),以代表將邏輯值不同之資料寫入該記憶體單元 22中 餘方,與當左邊之連結被截斷時代表於記憶體單元 22中儲存有邏輯值






五、發明說明 (4)

"1",並以當右邊之連結被截斷時代表於記憶體單元 22中/儲存有邏輯值 "0"。

當該記憶體於進行資料讀取時,僅會選取複數對位 -線(BL₁₁、BL₁₂) ~ (BL_{m1}、BL_{m2}) 之其中一對位元線, 例如上述之位元線(BL₁₁、BL₁₂),並且在連接於該對位 元線之複數個記憶體單元 22當中亦僅會選取相對應於其 中一條字元線(例如上述之字元線 WL₁) 之記憶體單元 22





五、發明說明 (5)

進行讀取。然而,為了防止連接於同一感測電路 10、但一卻未被選取之其他位元線(BL_{21} 、 BL_{22})~(BL_{m1} 、 BL_{m2})上的記憶體單元 22產生之漏電流效應(Leakage Current)可能會使感測電路 10之讀取動作發生錯誤,於習知技術之感測電路 10中,選擇模組 14係使用高臨界電壓元件($High-V_{TH}$ Device)來將位元線及資料線隔開,也就是說,於圖一中,選擇模組 14中之二 NMOS電晶體係具有較高之臨界電壓值,以防止漏電流可能造成的問題。

但是於選擇模組 14中使用高臨界電壓元件卻會產生一個很大的缺陷,亦即一般來說高臨界電壓元件開啟的時間均較正常元件來得長,這將造成該記憶體在讀取資料之際,欲使用控制訊號 Y1將該等高臨界電壓元件開啟時,需要較長的操作時間才能達到此一目的,如此則該記憶體之讀取時間 (Access Time) 將受到很大的影響。

發明內容

因此本發明之主要目的在於提供一種包含有一電荷分配模組之預先充電及感測電路,以解決上述習知的問息。

根據本發明之申請專利範圍,係揭露一種一種差動式唯讀記憶體之預先充電及感測電路,用來感測該唯讀





五、發明說明 (6)

記憶體之記憶體單元中所儲存之邏輯資料,該記憶體單 元可連接於一第一位元線或一第二位元線,用來供應該 第一位元線或該第二位元線數位訊號,該預先充電及感 測電路包含有一預先充電模組,電連接於該第一位元線 及該第二位元線,用來對該第一位元線及該第二位元線 進行預先充電;一選擇模組,電連接於該第一位元線、 該第二位元線、一第一資料線及一第二資料線,用來依 據一第一控制訊號將該第一位元線之訊號傳送至該第一 資料線及將該第二位元線之訊號傳送至該第二資料線; 一電荷分配模組,電連接於該第一資料線及該第二資料 線,用來對該第一資料線及該第二資料線進行預先充 電,並依據一第二控制訊號將該電荷分配模組中所儲存 之電荷分配至該第一資料線及該第二資料線;以及一感 測模組,電連接於該第一資料線及該第二資料線,用來 感測該第一資料線及該第二資料線之訊號以產生一輸出 訊號。

本發明係利用一預先充電模組及一電荷分配模組將 該第一位元線、該第二位元線、一資料線及一資料線及 資料線均預先充電壓,如此則被選取之位 一般,如此則就選取之位 一般,如此則未被選取之位 一般,而該電荷分配模組亦會 一般,而該電荷分配模 一資料線及該第二資料線進行電荷 。 進而加快了該第一資料線及該第二資料線上之訊號進入



五、發明說明 (7)

穩定狀態的速度。

實施方式

請參閱圖二,圖二中顯示本發明之差動式唯讀記憶體的預先充電及感測電路之電路圖二中,該差動式唯讀記憶體包含有一預先充電及感測電路 30及一記憶體單元陣列 40包含有複數 個記憶體單元 42,其中記憶體單元陣列 40係與上述習知技術之圖一中的記憶體單元陣列 20相同,記憶體單元 42之位址係經由複數條字元線 $WL \sim W1$ 及複數對位元線(BL_{11} 、 BL_{12})~(BL_{m1} 、 BL_{m2})來定義,亦即每一條字元線及每一對位元線之交叉處均具有一記憶體單元 42電連接至該字元線及該對位元線。

於圖二中,記憶體單元 42係由二 NMOS電晶體所組成,於將資料寫入記憶體單元 42之前,該二 NMOS電晶體之源極均接地,其閘極均電連接於該字元線,而其汲極則分別電連接於該對位元線之其中一條(例如於圖一中位於左邊之 NMOS電晶體單接於左邊之位元線,位於將過位於左邊之 NMOS電晶體則電連接於右邊之位元線)。當欲將避賴了記憶體單元 42時,則須將該二 MOS電晶體與位元線之間之連結截斷(例如用雷射光燒斷),以代表將邏輯值不同之資料寫入該記憶體單元 42中。於以下之說





五、發明說明 (8)

明中,將以當左邊之連結被截斷時代表於記憶體單元 42 中儲存有邏輯值 "1",並以當右邊之連結被截斷時代表於記憶體單元 42中儲存有邏輯值 "0"。

接下來將以上述之位元線(BL11, BL12)~(BLm1, BLm2) 中之其中一對為例來進行說明,例如位元線 (BL 11、BL12),第一位元線BL1及第二位元線BL1條電連接於 預先充電及感測電路30,預先充電及感測電路30包含有 一預先充電模組 32,電連接於第一位元線 BL1及第二位元 传 BL12, 用來對第一位元線及 BL1第二位元線 BL1進行預先 充電;一選擇模組 34, 電連接於第一位元線 BL11、第二位 元線 BL12、一第一資料線 DL及一第二資料線 DL2, 用來依 據一第一控制訊號 Y1將第一位元線 BL1之訊號傳送至第一 資料線 DL及將第二位元線 BL1之訊號傳送至第二資料線 DL2; 一電荷分配模組 36, 電連接於第一資料線 DL及第二 資料線DL2,用來對第一資料線DL及第二資料線DL進行 預先充電,並依據一第二控制訊號 TWL將電荷分配模組 36 中所储存之電荷分配至第一資料線 DL及第二資料線 DL2; 以及一感測模組 38, 電連接於第一資料線 DL及第二資料 線DL2,用來感測第一資料線DL及第二資料線DL之訊號 人產生一輸出訊號

請注意,於先前段落中雖僅以一對位元線(BL11) BL12)為例說明,但是於實際應用中通常會有複數對位元





五、發明說明 (9)

線分別透過不同的選擇模組 34電連接於同一對第一及第一資料線 DL1、DL2上。



如圖二所示,於本實施例中,預先充電模組 32係包含有一第一充電 NMOS電晶體 44,其汲極電連接於第一位元線 BL11,其開極電連接於第一控制訊號 Y1之反相訊號 Y1b,其源極接地,第一充電 NMOS電晶體 44會依據第一控制訊號 Y1之反相訊號 Y1b之控制而開啟以對第一位元線 BL1進行預先充電;以及一第二充電 NMOS電晶體 46,其制 極電連接於第二位元線 BL12,其開極電連接於第一控制訊號 Y1b,其源極接地,第二充電 NMOS電晶體 46亦會依據第一控制訊號 Y1b,其源極接地,第二充電 NMOS電晶體 46亦會依據第一控制訊號 Y1b,其源極電連接於第一位元線 BL1位元線 BL1位元線 BL11,其開極電連接於第一控制訊號 Y1,其源極電連接於第一控制訊號 Y1,其源極電連接於第一控制訊號 Y1,其源極電連接於第一控制訊號 Y1,其源極電連接於第二位元線 BL12,其間極電連接於第一控制訊號 Y1,其源極電連接於第二位元線 BL12,其間極電連接於第一控制訊號 Y1,其源極電連接於第二資料線 DL2。

又如圖二所示,於本實施例中,電荷分配模組 36包3有一第一電容 52, 其一端電連接於一第一節點 N而另一端接地,用來儲存欲分配至第一資料線 DL之電荷;一第一 PMOS電晶體 56, 其源極電連接於一電源供應電壓 VD, 其閘極電連接於第二控制訊號 TWL, 其汲極電連接於



五、發明說明 (10)

第一節點 N₁; 一第一 NMOS電晶體 60, 其汲極電連接於第 一節點 N₁, 其 閘 極 電 連 接 於 第 二 控 制 訊 號 TWL, 其 源 極 電 連接於第一資料線DL;一第二電容54,其一端電連接於 一第二節點 N 而 另一端接地,用來儲存欲分配至第二資 料線 DL之電荷;一第二 PMOS電晶體 58, 其源極電連接於 電源供應電壓VDD,其閘極電連接於第二控制訊號TWL,其 汲極電連接於第二節點 N_2 ; 以及一第二 NMOS電晶體 62, 其汲極電連接於第二節點 N₂, 其閘極電連接於第二控制 訊號 TWL, 其源極電連接於第二資料線 DL2°當第二控制 迅號 TWL為低電壓 (即邏輯值"0") 時,第一及第二 NMOS 電 晶 體 60、 62會 被 關 閉 , 而 第 一 及 第 二 PMOS電 晶 體 56、 58則會被開啟,如此一來被開啟之第一及第二 PMOS電晶 體 56、58即會利用其開啟之通道對第一及第二電容 52、 54進行充電以使得第一及第二電容52、54中儲存有電 荷;接下來當第二控制訊號TWL被切換為高電壓(即邏輯 值 "1") 時第一及第二 PMOS電晶體 56、58會被關閉,而第 一及第二 NMOS電 晶體 60、 62則 會被開啟,如此一來被開 啟之第一及第二 NMOS電晶體 60、62即會利用其開啟之通 道分別對第一及第二資料線DL,DL進行電荷分配

此外,電荷分配模組 36亦包含有一第三 NMOS電晶體 64,其汲極電連接於第一資料線 DL,,其閘極電連接於第二控制訊號 TWL之反相訊號 TWLB,其源極接地,第三 NMOS電晶體 64會依據第二控制訊號 TWL之反相訊號 TWLB之控制





五、發明說明 (11)

而開啟以對第一資料線DL進行預先充電;以及一第四NMOS電晶體 66,其汲極電連接於第二資料線DL2,其間極電連接於第二控制訊號TWLB,其源極接地第四NMOS電晶體 66亦會依據第二控制訊號TWL之反相訊號TWLB之控制而開啟以對第二位元線DL進行預先充電。

如圖二所示,於本實施例中,感測模組38則包含有 一第一隔離 NMOS電晶體 68, 其汲極電連接於第一資料線 DL1, 其閘極電連接於一第三控制訊號 FIC, 其源極電連 接於一第一輸出訊號線OUT;一第二隔離NMOS電晶體 10, 其汲極電連接於第二資料線 DL2, 其閘極電連接於第 三控制訊號FIC,其源極電連接於一第二輸出訊號線OUT 2; 一第一反向器,其輸入端電連接於第二輸出訊號線 OUT2, 其輸出端電連接於第一輸出訊號線 OUT1; 以及一第 二反向器,其輸入端電連接於第一輸出訊號線 OUT1,其 輸出端電連接於第二輸出訊號線 OUT2;其中前述之輸出 訊號係產生於第一輸出訊號線OUT上,而該輸出訊號之 反相訊號則產生於第二輸出訊號線OUT企於上述之電 路組態下,在資料讀取的過程中,第一及第二隔離NMOS 電晶體 68、70會於適當的時間依據第三控制訊號 FIC而被 引啟,以將第一資料線 DL止之訊號傳送至第一輸出訊號 線OUT,並將第二資料線DLz上之訊號傳送至第二輸出訊 號線 OUT 2, 而由該第一及第二反向器所組成之門鎖器將 該等訊號門鎖住以產生該輸出訊號





五、發明說明 (12)

於圖二中,感測模組 38另包含有一致能 PMOS電 晶體 72, 其源極電連接於電源供應電壓 V_{DD}, 其閘極電連接於 一第四控制訊號SAEB,其汲極電連接於該第一反向器及 該第二反向器,用來依據第四控制訊號 SAEB控制感測電 路 38之致能(Enable)及失能(Disable)。於本實施例 中,該第一反向器包含有一PMOS電晶體 74及一 NMOS電晶 體 78, PMOS電 晶體 74及 NMOS電 晶體 78之 閘極 相連接以作 為該第一反向器之輸入端,PMOS電晶體 74及 NMOS電晶體 78之汲極相連接以作為該第一反向器之輸出端, PMOS電 晶體 74之源極電連接於致能 PMOS電晶體 72之汲極,而 NMOS電晶體 78之源極則接地。同樣地,該第二反向器包 含有 - PMOS電 晶體 76及 - NMOS電 晶體 80, PMOS電 晶體 76 及 NMOS電晶體 80之 閘極相連接以作為該第二反向器之輸 入端 , PMOS電晶體 76及 NMOS電晶體 80之汲極相連接以作 為該第二反向器之輸出端, PMOS電晶體 76之源極電連接 於致能 PMOS電 晶體 72之 汲極, 而 NMOS電 晶體 80之源極則 接地。於上述之電路組態下,則當第四控制訊號SAEB將 致能 NMOS電晶體 72之通道關閉時,該第一及第二反向器 將失去偏壓而無法動作;相反地,當第四控制訊號 SAEB 、致能 NMOS電晶體 72之通道開啟時,該第一及第二反向 器將正常動作而閂鎖位於第一及第二輸出訊號線OUT、 OUT止之訊號。





五、發明說明 (13)

此外,感測模組 38亦包含有一第三 NMOS電晶體 82, 其汲極電連接於第一輸出訊號線 OUT₁,其間極電連接於 一第五控制訊號 PC,其源極接地,用來對第一輸出訊號 線 OUT進行預先充電;以及一第四 NMOS電晶體 84,其汲 極電連接於第二輸出訊號線 OUT₂,其間極電連接於第五 控制訊號 PC,其源極接地,用來對第二輸出訊號線 OUT₂ 進行預先充電。第三及第四 NMOS電晶體 82、 84係會依據 第五控制訊號 PC之控制而開啟以分別對第一輸出訊號線 OUT及第二輸出訊號線 OUT進行預先充電。於圖二中,第 五控制訊號 PC係由第三控制訊號 FIC之反相訊號線 可以第二輸訊號 SAEB進行 AND邏輯運算所產生,亦即當第三控制訊 號 FIC之反相訊號及第四控制訊號 SAEB當中任一訊號之值 為邏輯值 "0"時,第五控制訊號即切換為邏輯值 "0"以將

接下來圖二及圖三以詳細說明本發明之預先充電及感測電路 30的操作原理,圖三中顯示本發明之預先充電及及感測電路 30於讀取記憶體單元陣列 40中其中一個記憶體單元 42 (例如字元線 WL及位元線 (BL₁₁、BL₁₂)之交叉處的記憶體單元 52) 中所儲存之數位資料時,圖二中各山控制訊號及訊號線之時序圖。於圖三中係分別依序列出第一控制訊號 Y1、第二控制訊號 TWL、第三控制訊號 FIC、及第四控制訊號 SAEB,以及第一位元線 BL₁₁、第二





五、發明說明 (14)

訊號線OUT,及第二輸出訊號線OUT。上之訊號。

請注意,為了說明及比較之方便,於圖三當中係分別將四個主動之控制訊號 Y1、TWL、FIC、SAEB放置於同一時間軸上,而將其他被動之訊號 BL11、BL12、DL1、DL2、OUT1、OUT及放置於其他三條時間軸上,如圖三所示。於本實施例中,上述之第一控制訊號 Y1之反相訊號 Y1b及第二控制訊號 TWL之反相訊號 TWLB由於分別與第一控制訊號 Y1b及第二控制訊號 TWL之反相訊號 TWLB由於分別與第一控制訊號 Y1及第二控制訊號 TWL是互補,故無須列於圖三中,而字元線 WL之訊號係與第二控制訊號 TWL為同步,又第五控則訊號 PC係為第三及第四控制訊號 FIC、SAEB之邏輯組合,故亦不於圖三中列出。於圖三中,係依照時間順序分別顯示本發明之預先充電及感測電路 30於第一輸出訊號線 OUT止之輸出訊號讀取邏輯值 "1"及邏輯值 "0"之過程。

接下來請參閱圖三以說明本發明之預先充電及感測電路 30於讀取記憶體單元陣列 40之記憶體單元 42中所儲存之數位資料 "1"(即當記憶體單元 42左邊之連結被截斷時的情形)時的動作原理。在開始讀取動作之前,第一注制訊號 Y1、第二控制訊號 TWL、第三控制訊號 FIC均被設定為邏輯值 "0",而第四控制訊號 SAEB則被設定為邏輯值 "1",字元線之訊號係與第二控制訊號 TWL同步故為邏輯值 "0",而第





五、發明說明 (15)

五控制訊號則為邏輯值"1"。在此一狀態下,選擇模組 3 之第一、第二選擇 NMOS電晶體 48、 50及第一、第二隔離 NMOS電晶體 68、 70會被關閉,預先充電模組 32之 NMOS電晶體 44、 46、電荷分配模組之 NMOS電晶體 64、 66及感測模組 38之 NMOS電晶體 82、 84則會被開啟,而使得第一及第二位元線 BL_{11} 、 BL_{12} 、第一及第二資料線 DL_{1} 、 DL_{2} 、 以及第一及第二輪出訊號線 OUT_{1} 、 OUT 約 被預先充電至 OV; 第一及第二容電 52、 54會因為 PMOS電晶體 56、 58之開啟而被充電並儲存有電荷,使得第一及第二節點 N_{1} 、 N_{2} 上之電位均為 V_{DD} ,同時此時 NMOS電晶體 60、 62係處於關閉狀態,而於感測模組 38中由該第一反向器 及該第二反向所構成之門鎖器則會因為 PMOS電晶體 72被關閉而處於失能狀態。

當開始讀取動作後,首先第一控制訊號 Y1及第三控制訊號 FIC同時被切換為邏輯值 "1"(即 V_{DD}),則第一及第二充電 NMOS電晶體 44、46、以及 NMOS電晶體 82、84會被關閉以停止對第一及第二資料線 BL₁₁、BL₁₂、以及第一及第二輸出訊號線 OUT₁、OUT₂之充電動作,同時第一及第二選擇 NMOS電晶體 48、50、以及第一及第二隔離 NMOS電 a體 68、70則會被開啟,使得第一及第二位元線 BL₁₁、BL₁₂、第一及第二資料線 DL₁、DL₂、以及第一及第二輸出訊號線 OUT₁、OUT能夠相互分配電荷。





五、發明說明 (16)

緊接著第二控制訊號 TWL以及與第二控制訊號 TWL同步之字元線 WL被切換為邏輯值 "1",則記憶體單元 42當中之二 NMOS電晶體會因為字元線 WL之切換而被開啟,如此則記憶體單元 42當中連結未被截斷之一側的位元線(於本實施例中為第二位元線 BL₁₂)會經由該 NMOS電晶體之通道連接至接地端。此外又由於第二控制訊號 TWL被切換為邏輯值 "1",NMOS電晶體 64、 66會被關閉而停止對第一及第二資料線 DL₁、 DL之充電動作,同時 PMOS電晶體56、58亦會被關閉而停止對第一及第二電容 52、 54之充電動作,而 NMOS電晶體 60、 62則會被開啟,如此一來第一及第二電容 52、 54將透過 NMOS電晶體 60、 62之通道開始與第一及第二位元線 BL₁₁、 BL₁₂、第一及第二資料線 DL₁、 DL₂、以及第一及第二輸出訊號線 OUT₁、 OUT進行電荷分配。

在此假設第一及第二電容 52、 54之電容值同為 C_c 、而第一位元線 BL_{11} 、第一資料線 DL_1 、及第一輸出訊號線 0UT 之總和電容值(即等於第二位元線 BL_{12} 、第二資料線 DL_2 、及第二輸出訊號線 0UT 之總和電容值)為 C(BL+DL+0UT),則由於先前第一及第二電容 52、 54係被 000、而上述所有位元線、資料線及輸出訊號線均被充電至 00、因此經過電荷分配的過程後,第一位元線 00、第一資料線 00、以 00、风 00、风 00、风 00、风 00、风 00、风





五、發明說明 (17)

三所示。但是第二位元線 BL₁₂、第二資料線 DL₂、及第二輸出訊號線 OUT₂上之電壓,則因為藉由記憶體單元 42中之 NMOS電晶體的通道連接至接地點之故,會於短暫時間之上升後回歸至 OV,如圖三所示。



接下來,第四控制訊號 SAEB則會被切換為邏輯值 "0" (即 0 V) ,則 PMOS電晶體 7 2會被開啟而使得感測模組 38中由該二反向器所組成之門鎖器進入致能狀態,如此一來第一及第二輸出訊號線 OUT i、 OUT 2上之訊號會由於該門鎖器之作用而分別被門鎖於 V D及 O V,而位於第一輸出訊號線 OUT 止之輸出訊號則可被讀取出來,此時該輸出訊號係相對應於記憶體單元 4 2中所儲存之數位資料,為邏輯值 "1"。此外,位於第一位元線 BL ii、第一資料線 DL 上之電壓,則會因為第一選擇 NMOS電晶體 48及第一隔離NMOS電晶體 68之作用而被限制在 (V DD V TH) 的大小(此處 V T條為 NMOS電晶體之臨界電壓),可降低預先充電及感測電路 30於操作時之功率耗損。

最後,依序將第三控制訊號 FIC切換回邏輯值 "0"、將第四控制訊號 SAEB切換回邏輯值 "1"、再將第一控制訊、Y1及第二控制訊號 TWL(以及字元線 WL) 切換回邏輯值 "0",以為下一階段之讀取動作進行準備。

於圖三之後半段中係顯示本發明之預先充電及感測






五、發明說明 (18)

電路 30於 讀取記憶體單元陣列 40之另一記憶體單元 42中所儲存之數位資料 "0"(即當記憶體單元 42右邊之連結被截斷時的情形)時的動作原理。此時第一、第二、第三及第四控制訊號 YI、TWL、FIC、SAEB之動作與讀取數位資料 "1"時該等控制訊號之動作係完全相同,而由於此時於記憶體單元 42中係右邊之連結被截斷,故第一及第二位元線 BL11、BL12上之電壓值與讀取邏輯值 "1"時相反,第一及第二資料線 DL1、DL2上之電壓值與讀取邏輯值 "1"時相反,第相反,且第一及第二輸出訊號線 OUT1、OUT2上之電壓值亦與讀取邏輯值 "1"時相反,如圖三所示。最後則位於第一輸出訊號線 OUT上之輸出訊號可被讀取出來,此時該輸出訊號係相對應於記憶體單元 42中所儲存之數位資料,為邏輯值 "0"。





五、發明說明 (19)

在(VDD-VTH)的大小,可降低該預先充電及感測電路於 操作時之功率耗損。



以上所述僅為本發明之較佳實施例,凡依本發明申 請專利範圍所做之均等變與修飾,皆屬於本發明專利之 涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一為習知技術之感測電路的示意圖。

圖二為本發明之預先充電及感測電路的示意圖。

圖三為圖二中之預先充電及感測電路於讀取資料時的時序圖。

圖式之符號說明

80 .

	1.0			•													
	1.0	. •		•		感	測	電	路			•		•		٠	
	12.	16	32			預	先	充	電	模	組		*.		• .		
	14	3 4				選	擇	模	組		•. •						
	20	4 0		: .		記	憶	體	單	元	陣	列		•		• • •	
٠.	22.	42				記	燱	體	單	元			• ;				
	3 0	•				預	先	充	電	及	感	測	電	路			
	36					電				1,7							
	38						測										
	44.	46.	48、	50、	60	6 2	2 、	6 4	•	6 6	 •	6 8	} `	7.0) •	78	
•	82.	84					10 S						-				
	52.	5 4				電				-	. :						
	56、	58	72.	74、	76			雷	且	融							



- 1. 一種差動式唯讀記憶體之預先充電及感測電路,用來感測該唯讀記憶體之記憶體單元中所儲存之邏輯資料,該記憶體單元可連接於一第一位元線及一第二位元線二者其中一條位元線,用來供應該第一位元線或該第
- 一預先充電模組,電連接於該第一位元線及該第二位元線,用來對該第一位元線及該第二位元線進行預先充電;

二位元線數位訊號,該預先充電及感測電路包含有:

- 一選擇模組,電連接於該第一位元線、該第二位元線、一第一資料線及一第二資料線,用來依據一第一控制訊號將該第一位元線之訊號傳送至該第一資料線及將該第二位元線之訊號傳送至該第二資料線;
- 一電荷分配模組,電連接於該第一資料線及該第二資料線,用來對該第一資料線及該第二資料線進行預先 充電,並依據一第二控制訊號將該電荷分配模組中所儲 存之電荷分配至該第一資料線及該第二資料線;以及
- 一感測模組,電連接於該第一資料線及該第二資料線,用來感測該第一資料線及該第二資料線之訊號以產生一輸出訊號。
- · 如申請專利範圍第1項所述之預先充電及感測電路, 其中該電荷分配模組包含有:
- 一第一電容,其一端電連接於一第一節點而另一端接地,用來儲存欲分配至該第一資料線之電荷;



- 一第一 PMOS電晶體,其源極電連接於一電源供應電壓,其閘極電連接於該第二控制訊號,其汲極電連接於該第一節點;
- 一第一 NMOS電晶體,其汲極電連接於該第一節點,其閘極電連接於該第二控制訊號,其源極電連接於該第一資料線;
- 一第二電容,其一端電連接於一第二節點而另一端接地,用來儲存欲分配至該第二資料線之電荷;
- 一第二 PMOS電晶體,其源極電連接於該電源供應電壓, 其閘極電連接於該第二控制訊號,其汲極電連接於該第二節點;以及
- 一第二 N M O S電晶體,其汲極電連接於該第二節點,其閘極電連接於該第二控制訊號,其源極電連接於該第二資料線。
- 3. 如申請專利範圍第2項所述之預先充電及感測電路其中該電荷分配模組另包含有:
- 一第三 NMOS電晶體,其汲極電連接於該第一資料線,其 閘極電連接於該第二控制訊號之反相訊號,其源極接 地,用來對該第一資料線進行預先充電;以及
- 第四 NMOS電晶體,其汲極電連接於該第二資料線,其間極電連接於該第二控制訊號之反相訊號,其源極接地,用來對該第二資料線進行預先充電。



- 4. 如申請專利範圍第1項所述之預先充電及感測電路,其中該預先充電模組包含有:
- 一第一充電 NMOS電 晶 體, 其汲極電運接於該第一位元

- 線,其閘極電連接於該第一控制訊號之反相訊號,其源極接地;以及
- 一第二充電 NMOS電晶體,其汲極電連接於該第二位元線,其閘極電連接於該第一控制訊號之反相訊號,其源極接地。
- 5. 如申請專利範圍第1項所述之預先充電及感測電路,其中該選擇模組包含有:
- 一第一選擇 NMO S電 晶 體 , 其 汲 極 電 連 接 於 該 第 一 位 元 線 , 其 閘 極 電 連 接 於 該 第 一 控 制 訊 號 , 其 源 極 電 連 接 於 該 第 一 資料 線 ; 以 及
- 一第二選擇 NMOS電晶體,其汲極電連接於該第二位元線,其閘極電連接於該第一控制訊號,其源極電連接於該第二資料線。
- 6. 如申請專利範圍第 1項所述之預先充電及感測電路其中該感測模組包含有:
- -第一隔離 NMOS電晶體,其汲極電連接於該第一資料線,其閘極電連接於一第三控制訊號,其源極電連接於一第一輸出訊號線;
- 一第二隔離 NMOS電晶體,其汲極電連接於該第二資料



線,其閘極電連接於該第三控制訊號,其源極電連接於自用工輸出訊號線;



- 一第一反向器,其輸入端電連接於該第二輸出訊號線,
- 其輸出端電連接於該第一輸出訊號線;以及
- 一第二反向器,其輸入端電連接於該第一輸出訊號線,
- 其輸出端電連接於該第二輸出訊號線;
- 其中該輸出訊號係產生於該第一輸出訊號線上,而該輸出訊號之反相訊號則產生於該第二輸出訊號線上。
- 7. 如申請專利範圍第 6項所述之預先充電及感測電路 其中該感測模組另包含有一致能 PMOS電晶體,其源極電連接於一電源供應電壓,其閘極電連接於一第四控制訊號,其汲極電連接於該第一反向器及該第二反向器,用來依據該第四控制訊號控制該感測電路之致能及失能。
- 8. 如申請專利範圍第7項所述之預先充電及感測電路其中該第一反向器包含有一PMOS電晶體及一NMOS電晶體,該PMOS電晶體及該NMOS電晶體之間極相連接以作為該第一反向器之輸入端,該PMOS電晶體及該NMOS電晶體之汲極相連接以作為該第一反向器之輸出端,該PMOS電晶體之源極電連接於該致能PMOS電晶體之汲極,而該NMOS電晶體之源極則接地。
- 9. 如申請專利範圍第7項所述之預先充電及感測電路




其中該第二反向器包含有一 PMOS電晶體及一 NMOS電晶體,該 PMOS電晶體及該 NMOS電晶體之閘極相連接以作為該第二反向器之輸入端,該 PMOS電晶體及該 NMOS電晶體之汲極相連接以作為該第二反向器之輸出端,該 PMOS電晶體之源極電連接於該致能 PMOS電晶體之汲極,而該 NMOS電晶體之源極則接地。


10. 如申請專利範圍第6項所述之預先充電及感測電路,其中該感測模組另包含有:


一第三 NMOS電晶體,其汲極電連接於該第一輸出訊號線,其閘極電連接於一第五控制訊號,其源極接地,用來對該第一輸出訊號線進行預先充電;以及

一第四 NMOS電晶體,其汲極電連接於該第二輸出訊號線,其閘極電連接於該第五控制訊號,其源極接地,用來對該第二輸出訊號線進行預先充電。









圖三

